Fragen? Antworten! Siehe auch: Alternativlos
Bei diesen Cores hat Intel folgendes gemacht:Das klingt dann gleich viel weniger positiv. Na wir werden sehen :-)
- L1D Cache 32KiB -> 48KiB
- L2 Cache 256KiB -> 512KiB
- L2 TLB 1536 -> 2048 entries
- µOp Cache 1536 -> 2304 opcodes
- out of order opcodes in the flight (OoO window) 224 -> 352 opcodes
- integer pipelines 4 -> 5
- execution ports 8 -> 10
Dies sind die Änderungen, die so richtig Auswirkungen auf die IPC haben. Es gibt noch weitere kleinere aber gute Änderungen wie 2x AVX2 Units (die aber nur jeweils ne 256 Bit Bandbreite haben).
Allerdings gibt es auch gravierende Nachteile, über die Intel nicht spricht. Der Yield bei diesen Chiplets ist übel, richtig übel. Wenn Intel damit Gewinn macht, dann aber nur minimalen. Die Cores sind darüberhinaus bei hohen Taktzahlen ziemlich instabil. Es gibt keine, die auch nur mit einem Single-Core Turbo über 4 GHz kommen. Bei gleichzeitiger Auslastung aller Cores sind mit Mühe und Not 3,5 GHz erreichbar. Mehr als 4 Cores pro Die sind im Moment nicht realisierbar,